请选择 进入手机版 | 继续访问电脑版

EDABOSS电子论坛

 找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
收藏本版 |订阅

digital IC前端设计 今日: 0|主题: 186|排名: 78 

作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 EDABOSS论坛积分规则! attach_img 网站管理员 2017-4-28 15367 平常心 2020-10-2 03:10
全局置顶 隐藏置顶帖 新人发帖教程 attach_img 网站管理员 2017-4-28 24717 平常心 2020-9-29 06:40
全局置顶 隐藏置顶帖 本站微信群汇总 attach_img digest 网站管理员 2019-10-15 14900 平常心 2020-9-23 03:05
  版块主题   
[咨询求助] 国产有没有什么好的前端模拟仿真工具 nqwang 2021-1-24 3891 chanknz 2024-1-27 14:23
[咨询求助] ASIC设计各个流程部分常用工具都有哪些?? 大门牙 2019-12-9 4962 Linyu 2023-6-27 08:37
[咨询求助] 芯片设计中DFT相关好书推荐 ouyu 2019-11-28 2958 WJP_TD 2021-2-6 19:20
[转帖] 数字IC之-Verilog编译器指示语句 隔壁老王 2020-4-10 3812 nqwang 2021-1-24 00:56
[转帖] FIFO使用技巧 平头哥 2018-10-1 31069 nqwang 2021-1-24 00:56
[咨询求助] 问个语法verilog问题哦 诺亚方舟 2019-11-28 3653 cwj0123 2020-12-11 08:28
[转帖] 数字IC设计之——用DC综合异步电路 隔壁老王 2020-4-10 3602 manfredzhang 2020-12-8 23:40
[咨询求助] 仿真出现X态 attach_img 犰狳 2019-11-29 71345 manfredzhang 2020-12-8 23:39
[转帖] 常用verdi快捷键 jiamusi 2019-12-4 1713 manfredzhang 2020-12-8 23:32
[转帖] 数字IC设计之——dc概论之多周期路径multicycle_path_1 隔壁老王 2020-4-10 1599 杜晓香 2020-5-26 08:49
[转帖] Verilog技巧 attach_img 隔壁老王 2020-4-11 0559 隔壁老王 2020-4-11 13:48
[转帖] 数字IC设计之——dc概论之IO约束 隔壁老王 2020-4-10 0606 隔壁老王 2020-4-10 21:10
[转帖] 静态时序分析及setup&hold时序违例修复 attach_img quere 2020-4-5 0589 quere 2020-4-5 22:08
[资料共享] CMOS VLSI 設計概念與 Design Flow attachment 隔壁老王 2019-12-9 4787 turtle2020 2020-4-1 20:04
[资料共享] GJB9433-2018 attachment icc 2020-3-15 0571 icc 2020-3-15 22:31
[咨询求助] 有关于GPU的硬件的结构和工作原理 猛子 2019-11-28 1749 ghjkop 2020-1-23 09:36
[咨询求助] 如果异步reset端接了同步之后的reset 嘉豪 2019-11-28 2709 ghjkop 2020-1-23 09:36
[咨询求助] RTL 代码加扰,工具与思路? 榉木 2019-11-28 51082 asasq11 2020-1-19 05:09
[咨询求助] 加了ila抓信号之后功能正常,不加会有问题 小目标 2019-11-28 3874 ghjkop 2020-1-17 06:37
[咨询求助] about modelsim ruiya 2019-12-4 5914 ghjkop 2020-1-17 06:36
[咨询求助] 使用RTL综合的clock_gating如何在DC中指定clock_gating属性 诺亚方舟 2019-11-28 1701 ghjkop 2020-1-17 06:36
[资料共享] verilog不错的资料,PPT的 attachment 王光宇 2019-12-6 2878 xza123 2020-1-16 06:46
[资料共享] dc中文资料,某学校培训教程 attachment 王光宇 2019-12-6 2721 xza123 2020-1-15 09:21
[资料共享] FSM-based Digital Design using Verilog HDL attach_img 隔壁老王 2019-12-9 11271 zm19830216 2020-1-4 07:26
[咨询求助] 数字IC低功耗设计方面书籍? chinahhucai 2019-12-31 0600 chinahhucai 2019-12-31 13:46
[咨询求助] 问verilog:阻塞和非阻塞赋值的顺序问题? jiamusi 2019-12-4 2672 ruiya 2019-12-4 09:27
[咨询求助] 问一个关于VERILOG模块化设计的问题。 ruiya 2019-12-4 4682 ruiya 2019-12-4 09:21
[咨询求助] verilog 实现Round robin 轮询算法 jiamusi 2019-12-4 1667 正扽 2019-12-4 09:17
[咨询求助] 请问在dc_shell模式下用什么命令打开DC的图形界面呀 jiamusi 2019-12-4 2637 正扽 2019-12-4 09:16
[咨询求助] Quartus例化异步fifo后,出现了跨时钟域的时序违例 榉木 2019-11-28 2650 小目标 2019-12-2 10:18
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|EDABOSS电子论坛

GMT+8, 2024-4-18 03:39 , Processed in 0.030111 second(s), 12 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块